

TOSHIBA

analogram

製品仕様書

Version 1.03

東芝情報システム株式会社

Copyright 2019, TOSHIBA INFORMATION SYSTEMS (JAPAN) CORPORATION

目次

1. 概要	2
1.1 特長.....	2
1.2 使用用途.....	2
2. 端子接続図	3
2.1 SSOP24pin (209mil) 端子レイアウト.....	3
2.2 全体ブロック図.....	3
2.3 端子機能一覧.....	4
3. インタフェース通信仕様	5
3.1 電源シーケンス.....	6
3.2 レジスタマップ.....	7
3.3 I ² C 機能 パケット・フォーマット.....	7
3.4 レジスタ.....	9
3.5 マスターイネーブルコマンド.....	10
3.6 コマンド発行例.....	11
4. 電気的特性	13
4.1 絶対最大定格.....	13
4.2 電気的特性.....	14
4.2.1 推奨動作条件.....	14
4.2.2 I ² C - 1.....	14
4.2.3 I ² C - 2.....	15
4.2.4 素子アレイ(NMOS,PMOS,RES,CAP,IV,NAND,NOR), マトリクス SW.....	16
4.2.5 オペアンプ(OPAMP).....	17
4.2.6 コンパレータ(COMP).....	17
4.2.7 2.5Vレギュレータ(LDO).....	18
4.2.8 定電流源(ISOURCE,ISINK).....	18
4.2.9 バンドギャップ型電圧源(BGR).....	18
5. 応用回路例	19
6. パッケージ外形図	24
7. ご使用上の注意	25
8. 製品用途に関する規定	27
9. 問い合わせ先	28

1. 概要

1.1 特長

- analogram（以下、本 IC といいます）は、IC チップ内部に配置されている単体素子や機能ブロックを、ユーザーが任意に接続することにより、オリジナルの回路を構成することが可能なプログラマブル IC です。
- 試作段階などで何度も回路構成や回路定数を見直す場合には I²C を介して容易に変更することができます。その際は、全ての設定をした後、マスタイネーブルを「1」に設定することにより回路は一度に接続されます。
- 回路構成や回路定数が決定したら、内蔵の OTPROM(One Time Programmable Read Only Memory)にプログラムすることにより、スタンダローン動作（本 IC 単体での動作）ができます。
- 回路構成や回路定数を設定し、所望の特性が出ているかを確認する場合は、別途専用評価キットをご用意しております。また内蔵 OTPROM にプログラムする際にも、専用評価キットをお使いいただくことが可能です。


搭載機能 (単体素子、 機能ブロック)	素子アレイ N チャンネル MOSFET(NMOS),P チャンネル MOSFET(PMOS),抵抗(RES), コンデンサ(CAP),NOT ゲート(IV),NAND ゲート(NAND),NOR ゲート(NOR)
	オペアンプ(OPAMP)
	コンパレータ(COMP)
	定電流源(ISOURCE,ISINK)
	バンドギャップ型電圧源(BGR)
	2.5Vレギュレータ(LDO)
	不揮発性メモリ (OTPROM)

1.2 使用用途


コンピュータ、パーソナル機器、事務機器、計測機器、産業機器、家電機器などの一般的電子機器

2. 端子接続図

2.1 SSOP24pin (209mil) 端子レイアウト



2.2 全体ブロック図



2.3 端子機能一覧

以下に端子機能一覧を示します。

番号	端子名	IN/OUT	機能説明
1	VDD	電源	Power Supply
2	USER1	アナログ I/O	ユーザー使用端子
3	USER2	アナログ I/O	ユーザー使用端子
4	USER3	アナログ I/O	ユーザー使用端子
5	USER4	アナログ I/O	ユーザー使用端子
6	TEST_DO	アナログ I/O	テスト端子
7	TEST_VDD	アナログ IN	テスト端子
8	VREG	アナログ OUT	LDO 出力 (バイパスコンデンサを接続すること)
9	SCL	デジタル IN	I ² C シリアルクロック (3章参照)
10	SDA	デジタル I/O	I ² C シリアルデータ (3章参照)
11	VPP	電源	OTPROM 書き込み用電源
12	GND	GND	Ground
13	GND	GND	Ground
14	RT	アナログ OUT	定電流源用端子 (外部抵抗により電流を設定する)
15	USER5	アナログ I/O	ユーザー使用端子
16	USER6	アナログ I/O	ユーザー使用端子
17	USER7	アナログ I/O	ユーザー使用端子
18	USER8	アナログ I/O	ユーザー使用端子
19	USER9	アナログ I/O	ユーザー使用端子
20	USER10	アナログ I/O	ユーザー使用端子
21	USER11	アナログ I/O	ユーザー使用端子
22	USER12	アナログ OUT	ユーザー使用端子 (コンパレータ出力専用端子)
23	USER13	アナログ I/O	ユーザー使用端子
24	VDD	電源	Power Supply

3. インタフェース通信仕様

本 IC のデジタル部は、外部の MCU と通信するための I²C(Inter-Integrated Circuit)ブロック、各種の機能を動作させるコマンドレジスタ部、アナログ部を制御するレジスタブロック、OTPROM コントローラ、OTPROM とレジスタブロック間の転送を行う DMA コントローラを内蔵しています。I²C 端子(SCL,SDA)は、3～5V 信号に対応しています。使用する MCU に合わせてプルアップしてください。

I²C 端子から 内部のレジスタブロック内の所望のビットへ 1 を書き込むことによって、ルートを設定し、あらかじめ搭載された単体素子や機能ブロックを制御できます。


また、全てのルート設定操作を一斉に許可する、マスタイネーブルを設けてあります。

個別のルート情報をレジスタブロックへ設定してから、一斉にルートを設定することができます。

3.1 電源シーケンス

スタンドアロンモード : 内蔵 OTPROM を使用して、本 IC をプログラムするモードです。
SCK、SDA 端子をプルダウンしてください。

I²C 接続モード : I²C バスを使用して、本 IC をプログラムするモードです。



3.2 レジスタマップ

I ² C アドレス	データ D<7> ~ D<0>
16'h0000 ~ 16'h00FF	レジスタブロック
16'h0100 ~ 16'h01FF	リザーブ
16'h0200 16'h0201	コマンドレジスタ
16'h0202 ~ 16'hFFFF	リザーブ



3.3 I²C 機能 パケット・フォーマット

本 IC は、I²C スタンダードモードに準拠しています。詳細な仕様については、別途 I²C の仕様をご確認ください。

ビットの MSB,LSB の関係は、MSB が最初に送信される、MSB ファーストとなっています。スレーブアドレスは、I²C の仕様として、使用できない予約番号があります。本 IC の出荷状態では 55h(二進で 1010101)ですが、OTPROM に設定することにより、自由に変更することができます。本 IC をひとつのバスに複数接続する際は、スレーブアドレスは、異なる番号となるようにしてください。同じ番号ですと、ACK 信号を返信する時や、リード時に、データの衝突が起こって、誤ったステータスや、誤ったデータの受け取りなど、思わぬ事態を招くこともあります。

ライト動作時は、二番目と三番目の 9 ビットデータで得られる、合計 16 ビットをアドレスとします。リード時にアドレスだけを先に設定したい時には、ここでストップ・コンディションとします。また、ライト動作は、複数回のライトを行う“バースト・ライト”を行うことができます。アドレスにより、自動インクリメント (+1 動作) ができます。ただし、アドレスの上位 8 ビットが変化する場合は、バーストは停止し以降書き込みません。その場合は再度スタート・コンディションからやり直してください。

リード動作時は、二番目の 9 ビットデータからスレーブからの送信が先行するため、アドレスを設定し直すことはできません。リードも“バーストリード”動作があります。この時もアドレスによっては、自動でインクリメントしたり、同一アドレスのままリードし続けたりします。リード動作の終わりは、マスター・デバイスが ACK(Low)の代わりに NACK(High)を送出することにより、知らせます。スレーブ・デバイスは、NACK を受け取ると、通信の終わりを認識して、次の 8 ビットデータを送出しません。



3.4 レジスタ

本 IC のレジスタ説明を以下にします。

アドレス[15:0]	データ[7:0]								R/W	機能
	7	6	5	4	3	2	1	0		
16'h0000	Data[7:0]								R/W	<ul style="list-style-type: none"> レジスタブロックへの R/W レジスタブロックの該当アドレスの 8bit に、Data[7:0]が対応する
	.									
16'h00AE	Data[7:0]								R/W	

●レジスタブロック

初期値：00h

アドレス 0000 h から 00AF h までの、176 アドレス、1408 ビットは、それぞれマスタイネーブルを介してからルート設定部へ出力されています。

レジスタブロックへは、I²C を介してアクセスするほか、OTPROM から一括して設定することも可能です。

アドレス[15:0]	データ[7:0]								R/W	機能
	7	6	5	4	3	2	1	0		
16'h00FF	Data[7:0]								R/W	任意スレーブアドレス設定

●本 IC のスレーブアドレス任意設定レジスタ

初期値：00h

第 7 ビット 1: 本レジスタに設定したスレーブアドレスとなる
0: 55h

第 6-0 ビット 任意スレーブアドレス

任意スレーブアドレスを設定する場合は、I²C バス上で IC 毎にユニークなアドレスとなるように設定をしてください。

アドレス[15:0]	データ[7:0]								R/W	機能
	7	6	5	4	3	2	1	0		
16'h0200	コマンドレジスタ 1								R/W	コマンド設定 1
16'h0201	コマンドレジスタ 2								R/W	コマンド設定 2

●コマンドレジスタ 1, 2

初期値：00h, 00h

マスタイネーブルコマンド（コマンドレジスタ 1 に 8'h01、コマンドレジスタ 2 に 8'h10）

ルート設定出力は、マスタイネーブルで制御しています。

初期値：ルートコンバータ上のスイッチはすべてオープンです。


設定時：本 IC 設定レジスタで 1 としたスイッチは接続され、本 IC のコンフィギュレーションが完了し動作状態となります。

※スタンドアロンモードのときには、3.1.電源シーケンスの通り動作します。

上記コマンドレジスタで指定した値以外は入力を禁止します。

3.5 マスターイネーブルコマンド

マスターイネーブルコマンド発行すると直ちにルート設定されます。



アナログコア制御図

3.6 コマンド発行例

以下に、目的毎にコマンド発行の例を載せます。

例 1 : レジスタブロックヘータを書き込む。(アドレスは自動インクリメント)

スタートコンディション			
スレーブアドレス 7ビット	ライトビット		ACK
8'h00 (開始アドレス上位側 8ビット)			ACK
8'h00 (開始アドレス下位側 8ビット)			ACK
8'hA5 (書きたいデータ)			ACK
8'h81 (書きたいデータ)			ACK
8'h42 (書きたいデータ)			ACK
⋮			
ストップコンディション			

例 2 : レジスタブロックからデータを読み出す。(アドレスは自動インクリメント)

スタートコンディション				
スレーブアドレス 7ビット	ライトビット		ACK	
8'h00 (開始アドレス上位側 8ビット)			ACK	リード開始アドレスを設定する
8'h00 (開始アドレス下位側 8ビット)			ACK	
ストップコンディション				
スタートコンディション				
スレーブアドレス 7ビット	リードビット		ACK	リードを行う
8'hA5 (アドレス 16'h0000のデータ)			ACK	
8'h81 (アドレス 16'h0001のデータ)			ACK	
8'h42 (アドレス 16'h0002のデータ)			ACK	
⋮				
			NACK	リード終了
ストップコンディション				NACKはマスターによって発行されます。

例3 : SWOENコマンドを発行し、レジスタブロックの全データをアナログブロックへ、出力する。

スタートコンディション		
スレーブアドレス 7ビット	ライトビット	ACK
8'h02 (開始アドレス上位側 8ビット)		ACK
8'h00 (開始アドレス下位側 8ビット)		ACK
8'h01 (SWOEN=1 プレ)		ACK
8'h10 (SWOEN=1 メイン)		ACK
ストップコンディション		

アナログブロックへ設定出力

- * SWOEN=1 の場合
レジスタブロックの内容がアナログブロックへ出力される。
全ての値をレジスタブロックへ設定してから、SWOEN=1とすること。

例4 : SWOENコマンドを発行し、レジスタブロックからアナログブロックへの出力を停止する。

スタートコンディション		
スレーブアドレス 7ビット	ライトビット	ACK
8'h02 (開始アドレス上位側 8ビット)		ACK
8'h00 (開始アドレス下位側 8ビット)		ACK
8'h00 (SWOEN=0 プレ)		ACK
8'h00 (SWOEN=0 メイン)		ACK
ストップコンディション		

アナログブロックへの出力を停止

- * SWOEN=0 の場合
レジスタブロックからアナログブロックからへの出力が停止する。
レジスタブロックの設定を変更する場合は、SWOEN=0とすること。

4. 電気的特性

4.1 絶対最大定格

項目	記号	条件	定格	Unit
最大印加電圧	VDD		-0.2~6.0	V
	VPP	OTPROM 書き込み動作時	-0.2~7.75	V
	VDIN	デジタル入力	-0.2~VDD+0.2	V
	VPIN	USER 端子	-0.2~VDD+0.2	V
	入力信号		-0.2~VDD+0.2	V
出力最大電流	IVREG	VREG 端子	10	mA
	IPIN	USER 端子	1	mA
許容損失 ※1	PD	(Ta=25℃)	300	mW
動作温度	Ta		-40~85	℃
保存温度	Ts		-55~150	℃
接合部温度	Tj		-40~125	℃

※1 基板実装時：許容損失は基板の実装条件により異なりますので、十分ご検討ください。

- ・本 IC には、短時間の過負荷状態の間半導体製品を保護するための機能が内蔵されています。
- ・過負荷状態が連続する場合、半導体製品の信頼性を損なうおそれがあります。

4.2 電気的特性

以下、本仕様書の掲載データは、使用する USER 端子、マトリクス SW 経路によって特性が異なる場合があります。

4.2.1 推奨動作条件

(指定なき場合は Ta=25℃、VDD=5V とする。)

項目	記号	条件	MIN	TYP	MAX	Unit
推奨動作電圧	VDD		4.5	5.0	5.5	V
消費電流	IDD	オペアンプ、コンパレータ端子 Vin+ : VDD Vin- : GND OUT : OPEN	2.0	2.6	3.0	mA
VPP 電源電圧	VPP	OTPROM 書き込み動作時	7.25	7.50	7.75	V
VPP 消費電流	IPP	VPP=7.5V	40	50	60	uA

※オペアンプとコンパレータの入力端子は、通常 OPEN となっています。未使用時は、入力端子を GND へプルダウンしてください。

4.2.2 I²C - 1


(指定なき場合は Ta=25℃、VDD=5V とする。)

項目	記号	条件	MIN	TYP	MAX	Unit
入力電圧	VIL		-0.5	-	1.5	V
	VIH		2.1	-	6	V
出力電圧	VOL	シンク電流=3mA	0	-	0.4	V
ロジック入力電流	IDINH	ロジック入力電圧=5V	-	-	10	μA
	IDINL	ロジック入力電圧=0.1V	-10	-	-	μA

4.2.3 I²C - 2

(指定なき場合は Ta=25°C、VDD= 5V とする。)

項目	記号	MIN	TYP	MAX	Unit
SCL クロック周波数	f _{scl}	—	—	100	KHz
「START」条件のセットアップ時間 (繰り返し)	t _{su:sta}	4.7	—	—	μs
「START」条件のホールド時間 (繰り返し)	t _{hd:sta}	4.0	—	—	μs
SCL クロックの“L”期間	t _{low}	4.7	—	—	μs
SCL クロックの“H”期間	t _{high}	4.0	—	—	μs
データ・セットアップ時間	t _{su:dat}	250	—	—	μs
データ・ホールド時間:	t _{hd:dat}	0	—	—	μs
SCL 信号の立ち上がり時間	t _{rcl}	—	—	1000	μs
SCL 信号の立ち下がり時間	t _{fcl}	—	—	300	μs
SCA 信号の立ち上がり時間	t _{rda}	—	—	1000	μs
SDA 信号の立ち下がり時間	t _{fda}	—	—	300	μs
「STOP」条件のセットアップ時間	t _{su:sto}	4.0	—	—	μs
SDA,SCL ラインの容量性負荷	C _b	—	—	400	pF



4.2.4 素子アレイ(NMOS,PMOS,RES,CAP,IV,NAND,NOR), マトリクス SW

(指定なき場合は Ta=25℃、VDD=5V とする。)

項目	記号	条件	MIN	TYP	MAX	Unit
NMOS ドレイン電流	IDSN	VGS=5V	-	-	10	μA
NMOS ゲート・ソース間電圧	VGSN		-	5	5.5	V
NMOS VTH (※2)	VTHN	IDSN=1uA	0.65	0.8	0.95	V
PMOS ドレイン電流	IDSP	VGS=-5V	-10	-	-	μA
PMOS ゲート・ソース間電圧	VDSP		-5.5	-5	-	V
PMOS VTH (※2)	VTHP	IDSP=-1uA	-0.95	-0.8	-0.65	V
Poly 抵抗	RES		12	20	28	kΩ
Poly 抵抗電流	IRES (MAX)		-	-	10	μA
コンデンサ (※2)	CAP		6.98	9.97	12.96	pF
ロジック素子入力電圧 (IV,NAND,NOR)	VIH	無負荷時	3.5	-	-	V
	VIL	無負荷時			2.8	V
ロジック素子出力電圧 (IV,NAND,NOR)	VOH	無負荷時	4.9	-	-	V
	VOL	無負荷時			0.1	V
マトリクス SW の抵抗	RONSW	VDD=5V	200	250	300	Ω

※2: 設計値

4.2.5 オペンプ(OPAMP)

(指定なき場合は $T_a=25^{\circ}\text{C}$ 、 $V_{DD}=5\text{V}$ とする。)

項目	記号	条件	MIN	TYP	MAX	Unit
入力ダイナミックレンジ	DYNINAMP	無負荷時	0.2	–	3.85	V
出力ダイナミックレンジ	VOHAMP	無負荷時	3.9	–	–	V
	VOLAMP	無負荷時	–	–	0.1	V
入力オフセット電圧 (※2)	Voffset_AMP	$V_{in}=2.5\text{V}$	–	–	15	mV
入力電流 (※2)	IB_AMP	ボルテージフォロア $V_{in}:V_{DD}/2$	-1	–	1	nA
出力電流 (※2)	Iout_AMP	$V_{out}:V_{DD}/2$	-100	–	100	μA
オープンループゲイン (※2)	AMP_Gain	$V_{in}=2.5\text{V DC}$	–	135	–	dB
利得帯域幅積 (※2)	GBW	ボルテージフォロア 無負荷時	–	1	–	MHz

※2: 設計値

4.2.6 コンパレータ(COMP)

(指定なき場合は $T_a=25^{\circ}\text{C}$ 、 $V_{DD}=5\text{V}$ とする。)

項目	記号	条件	MIN	TYP	MAX	Unit
入力ダイナミックレンジ	DYNINCOMP	無負荷時	0.2	–	4.2	V
出力ダイナミックレンジ	VOHCMP	無負荷時	4.9	–	–	V
	VOLCOMP	無負荷時	–	–	0.1	V
ヒステリシス (※2)	VHYSCMP	無負荷時	–	100	–	mV
動作遅延 (※2)	tpdLH	$V_{in}=2.5\text{V}$ 無負荷時	–	–	1	μs
	tpdHL		–	–	1	μs

※2: 設計値

4.2.7 2.5Vレギュレータ(LDO)

(指定なき場合は Ta=25℃、VDD=5V とする。)

項目	記号	条件	MIN	TYP	MAX	Unit
出力電圧	VLD02p5	Cout=1uF 無負荷時	2.25	2.5	2.75	V
ラインレギュレーション (※2)	VLDOLINE	VDD=4.5~5.5V Iout=5mA	—	0.224 (※3)	—	%/V
ロードレギュレーション (※2)	VLDoload	Iout=0~30mA	—	1.028 (※3)	—	%/A

※2: 設計値

※3: VREG 端子利用時のみ

4.2.8 定電流源(ISOURCE,ISINK)

(指定なき場合は Ta=25℃、VDD=5V とする。)

項目	記号	条件	MIN	TYP	MAX	Unit
出力電流	ICM	Vout=2.5V、 RT:12kΩ接続時	85	100	115	μA
出力電流 Vout 依存性 (※2)	I_Vodep	Vout=1~4V	—	2	—	%/V
出力電流 VDD 依存性 (※2)	I_VDDdep	VDD=4.5~5.5V	—	2	—	%/V

※2: 設計値

4.2.9 バンドギャップ型電圧源(BGR)

(指定なき場合は Ta=25℃、VDD=5V とする。)



項目	記号	条件	MIN	TYP	MAX	Unit
出力電圧	VBGR	無負荷	1.16	1.21	1.30	V
出力電圧温度係数 (※2)	TCVO	-40℃≤Topr≤85℃	—	20	—	ppm/ ℃

※2: 設計値

5. 応用回路例

(1) Pulse Width Modulator

17pin へ入力する電圧の大きさに応じて、16pin から出力される矩形波の Duty 比 (High レベルと Low レベルの比) を変化させます。





PIN Name (Schematic)	PIN No.	IN/OUT	Description
USER 1	23	IN	CLK
USER 2	17	IN	VIN
USER 3	16	OUT	Output

Internal/External	Components	Quantity
Internal	Resistor	2
	Capacitor	2
	Op Amp	1
	Comparator	1
External	Capacitor	2

(2) Sample and Hold Circuit

18pin に入力する正弦波信号の Sample and Hold 信号を生成し 21pin に出力します。
5pin に入力するクロック信号により、サンプルモードとホールドモードの切り替えをおこないます。





PIN Name (Schematic)	PIN No.	IN/OUT	Description
USER 1	5	IN	CLK
USER 2	21	OUT	Output
USER 3	18	IN	VIN

Internal/External	Components	Quantity
Internal	Capacitor	2
	Op Amp	2
	PMOS	1
	NMOS	1
	Inverter	1
External	Capacitor	2

(3) Voltage Controlled Oscillator

21pin に入力する電圧の大きさに応じて、17pin から出力される矩形波の周波数を変化させます。





PIN Name (Schematic)	PIN No.	IN/OUT	Description
USER 1	21	IN	VIN
USER 2	17	OUT	Output

Internal/External	Components	Quantity
Internal	Resistor	8
	Capacitor	2
	Op Amp	1
	Comparator	1
	NMOS	1
External	Inverter	2
	Capacitor	2

(4) Summing Amplifier

2pin、3pin 及び 19pin の 3つの端子に入力する電圧を加算して、20pin に出力します。
17pin には任意のバイアス電圧を入力してください。





PIN Name (Schematic)	PIN No.	IN/OUT	Description
USER 1	3	IN	VIN1
USER 2	19	IN	VIN2
USER 3	2	IN	VIN3
USER 4	20	OUT	Output
USER 5	17	IN	VIN4

Internal/External	Components	Quantity
Internal	Resistor	6
	Op Amp	1
External	Capacitor	2

(5) Instrumentation Amplifier

15pinと16pinの2つの入力信号の電圧差を増幅します。18pinと19pinに接続される外付け抵抗(Rgain)により、利得調整を行います。




PIN Name (Schematic)	PIN No.	IN/OUT	Description
USER 1	2	IN	VIN1
USER 2	4	IN	-
USER 3	21	OUT	Output
USER 4	5	IN	-
USER 5	3	IN	VIN2
USER 6	17	IN	VIN3

Internal/External	Components	Quantity
Internal	Resistor	6
	Op Amp	3
External	Resistor	1
	Capacitor	2

6. パッケージ外形図

- パッケージ名称 : SSOP24pin (209mil)



UNIT : MM

7. ご使用上の注意

1. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本 IC の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願いいたします。
 - (1)保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - (2)冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
2. 本 IC は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておりません。従いまして、下記のような特殊環境での本 IC のご使用に関し、東芝情報システム株式会社（以下、当社といいます）は一切その責任を負いません。本 IC を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - (1) 水・油・薬液・有機溶剤等の液体中でのご使用
 - (2) 直射日光・屋外暴露、塵埃中でのご使用
 - (3) 潮風、Cl₂、H₂S、NH₃、SO₂、NO₂ 等の腐食性ガスの多い場所でのご使用
 - (4) 静電気や電磁波の強い環境でのご使用
 - (5) 発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
 - (6) 本 IC を樹脂等で封止、コーティングしてのご使用。
 - (7) はんだ付けの後に洗浄を行わない場合（無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実にこなうことをお勧めいたします）、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。
 - (8) 本 IC が結露するような場所でのご使用。
3. 本 IC は耐放射線設計はなされておりません。
4. 本 IC 単体の評価では予測できない症状・事態を確認するためにも、本 IC のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願いいたします。
5. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本 IC を実装した状態で必ずその評価及び確認の実施をお願いいたします。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本 IC の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
6. 許容損失(Pd)は周囲温度(Ta)に合わせてデレーティングしてください。
7. 使用温度は本 IC の製品仕様書（以下、本書といいます）に記載の温度範囲内であることをご確認ください。
8. 本書の記載内容に反して本 IC をご使用されたことによって生じた不具合、故障及び事故に関し、当社は一切その責任を負いません。

実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本 IC の性能 又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品に関しましてフロー方式で使用をご検討の際は別途当社までお問い合わせください。その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、当社までお問い合わせください。

応用回路、外付け回路、I²C 通信等に関する注意事項

1. 本 IC の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本 IC のばらつき等を考慮して十分なマージンをみて決定してください。
2. 本書に記載された応用回路例や動作例またその定数などを含む技術情報は、本 IC の標準的な動作や使い方を説明するためのもので、実際にお客様の使用する機器での動作を保証するものではありません。従いまして、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部の諸条件を考慮し、お客様の判断と責任においておこなってください。これらの使用に起因または関連しお客様又は第三者に生じた損害に関し、当社は一切その責任を負いません。
3. 本 IC は、IC 内部に配置されている単体素子や機能ブロックを、ユーザーが任意に接続することにより、オリジナルな IC を構成することが可能となっておりますが、お客様が任意に構成した IC の特性ばらつきに関し、当社は一切その責任を負いません。また、お客様が任意に構成した IC により生じた損害に関し、当社は一切その責任を負いません。
4. I²C 通信及び書き込みデータに関して、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任においてご使用ください。お客様が任意に構築した I²C 通信環境及び書き込みデータにより生じた損害に関し、当社は一切その責任を負いません。

8. 製品用途に関する規定

本書の掲載内容は予告なしに変更されることがあります。

文書による当社の事前の承諾なしに本書の転載複製を禁じます。また、文書による当社の事前の承諾を得て本書を転載複製する場合でも、記載内容の変更、削除、修正等のご遠慮ください。

半導体製品は一般に誤作動または故障する場合があります。本 IC をご使用頂く場合は、本 IC の誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システムに必要な安全設計を行うことをお願いいたします。なお、設計及び使用に際しては、本書の最新版及び本 IC が使用される機器の取扱説明書、操作説明書などをご確認の上、これに従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を使用する場合は、お客様の製品単独及びシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。

本 IC は、一般的電子機器（コンピュータ、パーソナル機器、事務機器、計測機器、産業機器、家電機器など）または本書に個別に記載されている用途に使用されることが意図されています。本 IC は、特別に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に危害を及ぼす恐れ、重大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器（以下、特定用途といえます）に使用することを想定または意図した製品ではありません。特定用途には原子力関連機器、航空・宇宙機器、医療機器、車載・輸送機器、列車・船舶機器、交通信号機器、燃焼・爆発制御機器、各種安全関連機器、昇降機器、電力機器、金融関連機器などが含まれます。本 IC を特定用途に使用しないでください。

本 IC を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。

本 IC を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。

本書に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の知的財産権その他の権利に関する実施権の許諾を行うものではありません。また、何らかの保証を意図するものではありません。

別途、書面による契約またはお客様と当社が明示的に合意した仕様書がない限り、当社は、本 IC 及び技術情報に関して、明示的にも黙示的にも一切の保証（商品性、特定目的への適合性及び第三者の権利の非侵害に関する黙示の保証ならびに情報の正確性の保証及び機能動作の保証を含むがこれに限らない）をしておりません。

本 IC、または本書に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。

本 IC の RoHS 適合性など、詳細につきましては製品個別に必ず当社の問い合わせ窓口までお問合せください。本 IC のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。

9. 問い合わせ先

ご不明点は、以下のメールアドレスにお問い合わせください。
問い合わせ窓口メールアドレス：TJ-analogram@tjsys.co.jp